Når er en CPU-cache spylt tilbake til hovedminne?
Hvis du nettopp begynner å lære hvordan multi-core CPUer, caching, cache coherence og minne fungerer, kan det virke litt forvirrende først. Med det i bakhodet har dagens SuperUser Q & A-post svar på en nysgjerrig leser spørsmål.
Dagens Spørsmål & Svar-sesjon kommer til oss med høflighet av SuperUser-en underavdeling av Stack Exchange, en fellesskapsdrevet gruppering av Q & A-nettsteder.
Spørsmålet
SuperUser-leser CarmeloS vil vite når en CPU-cache er spylt tilbake til hovedminne:
Hvis jeg har en CPU med to kjerner, og hver kjerne har sin egen L1-cache, er det mulig at Core1 og Core2 begge cache samme del av minnet samtidig? Hvis det er mulig, hva vil verdien av hovedminne være hvis både Core1 og Core2 har redigert sine verdier i cache?
Når er en CPU-cache spylt tilbake til hovedminnet?
Svaret
SuperUser-bidragsytere David Schwartz, sleske og Kimberly W har svaret for oss. Først opp, David Schwartz:
Hvis jeg har en CPU med to kjerner, og hver kjerne har sin egen L1-buffer, er det mulig at Core1 og Core2 begge cache samme del av minnet samtidig?
Ja, ytelsen ville være forferdelig hvis dette ikke var tilfelle. Tenk på to tråder som kjører samme kode. Du vil ha den koden i begge L1-cachene.
Hvis det er mulig, hva vil verdien av hovedminne være hvis både Core1 og Core2 har redigert sine verdier i cache?
Den gamle verdien vil være i hovedminnet, noe som ikke vil si noe siden ingen av kjerne vil lese den. Før du sender ut en endret verdi fra hurtigbufferen, må den skrives til minnet. Vanligvis brukes noen variant av MESI-protokollen. I den tradisjonelle implementeringen av MESI, hvis en verdi er endret i en cache, kan den ikke være til stede i en hvilken som helst annen hurtigbuffer på samme nivå.
Etterfulgt av svaret fra sleske:
Ja, å ha to caches cache samme minnesregion kan skje og er faktisk et problem som skjer mye i praksis. Det finnes ulike løsninger, for eksempel:
- De to cachene kan kommunisere for å sikre at de ikke er uenige
- Du kan ha en slags veileder som overvåker alle caches og oppdaterer dem tilsvarende
- Hver prosessor overvåker minnesområdene som den har cachet, og når den oppdager en skrive, kaster den sin (nå ugyldige) cache
Problemet kalles cache-sammenheng, og Wikipedia-artikkelen om emnet har en fin oversikt over problemet og mulige løsninger.
Og vårt endelige svar fra Kimberly W:
For å svare på spørsmålet i tittelen til innlegget ditt, avhenger det av hva cacheprotokollen er. Hvis det er tilbakekalling, blir cachen bare skyllet tilbake til hovedminne når hurtigbufferen ikke har annet valg enn å sette en ny hurtigbuffer i allerede opptatt plass. Blokken som tidligere okkuperte rommet er fjernet, og verdien er skrevet tilbake til hovedminnet.
Den andre protokollen er skrive gjennom. I så fall, når cacheblokken er skrevet på nivå n, Tilsvarende blokk på nivå n + 1 er oppdatert. Det er likt i konsept å fylle ut et skjema med karbonpapir under; hva du skriver på toppen, kopieres på arket under. Dette er langsommere fordi det åpenbart innebærer flere skriveoperasjoner, men verdiene mellom caches er mer konsistente. I tilbakekoblingsskjemaet vil bare cache på høyeste nivå ha den mest oppdaterte verdien for en bestemt minneblokk.
Har du noe å legge til forklaringen? Lyder av i kommentarene. Vil du lese flere svar fra andre tech-savvy Stack Exchange-brukere? Sjekk ut hele diskusjonstråden her.
Bildekreditt: Lemsipmatt (Flickr)
